【分析】TSMC系の半導体設計GUC、月間売上高が過去最高―AIチップの量産拡大でターンキー比率80%超

2026年8月6日 13:33

印刷

記事提供元:Tech Times

Photo by Laura Ockel on Unsplash

Photo by Laura Ockel on Unsplash[写真拡大]

TSMC系の半導体設計サービス会社Global Unichip Corp.(GUC)は、2026年7月の月間売上高が過去最高を記録したと発表した。注目すべきなのは、直近の売上高の80%以上をチップの量産に伴うターンキー事業が占めている点だ。AIチップ関連プログラムの一部が、設計や検証の段階から量産・出荷の段階へ移行していることを示す動きといえる。自社でチップのアーキテクチャを設計するクラウド事業者にとって、GUCのようなバックエンド実装パートナーの重要性が高まる可能性がある。

■売上高の規模よりも重要な「売上構成比」のシグナル

世界最大級のカスタムAIシリコン開発でバックエンドのエンジニアリングパートナーを務めるTSMC系の半導体設計サービス会社、Global Unichip Corp.(GUC)は、2026年8月5日水曜日に台湾証券取引所へ提出した報告書で、2026年7月の月間売上高が前年同月比158.4%増となり、過去最高を記録したと明らかにした。この数字自体も大きいが、より重要なのは、それが何を示しているかだ。AIチップ時代に入って初めて、TSMC系の設計会社が、高額ながら一度限りのチップ設計業務ではなく、チップの大規模出荷から売上高の大半を得るようになった。この違いは、サプライチェーンがインフラを構築している段階にあるのか、それとも構築したインフラを稼働させている段階にあるのかという違いを意味する。

GUCの最近の財務開示で、分析上最も重要なデータポイントは、前年同月比158.4%という成長率ではない。完成したチップの量産を意味するターンキー生産が、2026年6月の売上高の80.6%を占めたという点だ。そのわずか1年前には、企業がチップの設計や検証のために支払う一度限りの費用であるNRE(非反復エンジニアリング)収入が、より大きな割合を占めていた。

この変化がなぜ重要なのかを理解するには、チップ設計のビジネスモデルを知る必要がある。NREとは、回路設計、物理実装、マスクセット、テープアウトなど、カスタムチップを開発するために必要な初期費用である。5ナノメートル(nm)プロセスノードの場合、NRE一式の設計コストは数千万ドルに上る。売上高の大半をNREから得ている設計会社は、新しいプログラムの開発に対して報酬を受け取っており、チップの量産出荷はまだ何年も先となる。一方、ターンキー売上高が80%以上を占める設計会社は、チップを大規模に製造することで収益を得ている。プログラムは後戻りが困難な段階を越え、設計は確定し、ウェハーの製造が進んでいる。

GUCの2026年6月の連結売上高は、前年同月比103.7%増の49億3000万台湾ドル(約1億5200万ドル、約240億円、1ドル=158円換算)に達し、それまでの単月最高記録を更新した。8月5日に開示された7月の売上高は、この記録をさらに上回り、2006年の台湾証券取引所上場以来、最高の単月業績となった。両月に共通しているのは、ターンキー売上高が大半を占めている点だ。設計料収入によって売上高が大きく変動していた過去のサイクルとは、構造的に異なる成長である。

■ハイパースケーラーのサプライチェーンにおけるGUCの立ち位置

GUCは、世界規模で事業を展開するファブレスのASIC(特定用途向け集積回路)設計サービス会社であり、TSMCの重要な関連企業でもある。TSMCはGUC株式の約35%を保有する単独筆頭株主であり、GUCにとって唯一のファウンドリ(半導体受託製造)サプライヤーでもある。GUCは「スペックインおよびSoC統合」と呼ぶサービスを提供している。顧客のチップ仕様を受け取り、高度なパッケージングを含め、TSMCの製造ラインを利用した物理実装と製造管理を一貫して担うサービスだ。世界有数のファウンドリとの緊密な関係に加え、TSMCの最先端プロセスノードやパッケージング技術を利用できることから、GUCは、大規模な社内実装チームを維持せずに3nmや5nmでのテープアウトを目指すプログラムにとって、有力なバックエンドパートナーとなっている。

GUCはGoogleの次世代CPUのサプライチェーンに参入している。また、TeslaやMetaを含む大口顧客やハイパースケーラーのほか、Tier 1の自動車関連顧客からも受注していると報じられている。7月31日に行われた2026年第2四半期の決算説明会で、GUC社長のDai Shang-Yi氏は、社名が公表されていないハイパースケーラーとの案件を含むクラウドサービスプロバイダー(CSP)向けプログラムが順調に進んでおり、CSP向け量産は2027年にピークを迎える見通しだと述べた。

この「2027年にピークを迎える」という見通しが、2026年7月の記録を特に注目すべきものにしている。現在、GUCの売上構成で大半を占めているターンキー売上高は、主として暗号資産マイニング用ASICプログラムや、先行するCSPプログラムが量産に入ったことを反映している。GoogleのCPU、社名が明かされていないハイパースケーラーの案件、2025年にテープアウトして現在3~4カ月のリードタイムを経ている案件など、より大きなCSP需要の波はまだ立ち上がりの途上にある。7月の記録は横ばい局面の始まりではなく、より急な成長の始まりだったと後に評価される可能性がある。

■CoWoSがチップ設計を出荷可能なAIアクセラレータに変える

GUCのサプライチェーン戦略で最も重要な動きは、新規顧客の発表ではない。クラウドサービスプロバイダーからの大規模な需要に対応するため、同社がすでに2027年分としてTSMCのCoWoSウェハー6万枚分を予約していることだ。この予約が必要なのは、CoWoS(Chip-on-Wafer-on-Substrate)が、製造されたロジックダイを機能する出荷可能なAIアクセラレータにするための最終工程であり、2026年時点でその生産能力がすべて予約済みとなっているためである。

CoWoSは、TSMCの2.5D先端パッケージング技術である。TSV(シリコン貫通電極)と呼ばれる、銅で満たされた垂直方向の配線を備える受動ダイであるシリコンインターポーザを、AIロジックチップと複数の広帯域メモリ(HBM)スタックの間に配置する。この構成により、コンピュートダイとメモリの間で毎秒テラバイト級の帯域幅によるデータ転送が可能になる。これは従来の基板レベルの接続では実現できない。NvidiaのBlackwell、GoogleのIronwood TPU、AmazonのTrainiumなど、現在データセンターに導入されている主要なAIアクセラレータと、GUCが手掛けるカスタムASICプログラムは、製品として機能するためにCoWoSまたは同等の2.5Dプロセスを必要とする。

生産能力の制約は深刻だ。TSMCのC.C. Wei CEOは、CoWoSの生産能力がすべて予約済みであり、リードタイムが52~78週間に延びていることを明らかにした。Silicon Analystsの割り当てトラッカーによると、Nvidiaは2026年に利用可能なCoWoS生産能力の推定60%を確保している。上位3社であるNvidia、Broadcom、AMDを合わせると、割当総量の約85%以上を占めるという。GUCが需給の一段の逼迫に先立って確保した2027年向け6万枚分の予約は、将来の量産需要を見込み、予約待ちが手に負えなくなる前に順番を確保した企業の行動といえる。

アナリストの予測では、2027年におけるGUCのCoWoS需要は約6万ユニットとされている。Amazon傘下Annapurnaの推定9万ユニット、Marvellの6万4000ユニットに並ぶ規模だ。GUC自身の予約規模と独立したアナリストの予測が一致していることは、同社経営陣の生産能力計画が、単なる投機的な予約ではなく、実際にコミットされた需要を反映していることの裏付けとなる。

■BroadcomやMarvellとの違い、そしてそれが意味すること

カスタムAI ASICの共同設計市場は、しばしばBroadcomとMarvellによる複占市場と説明される。企業がハイパースケーラーのチップ仕様を製造可能な設計に変換し、サプライチェーン全体を管理するフルサービス型の共同設計市場については、この説明はおおむね正確だ。BroadcomとMarvellは、推定で同市場の95%を占めている。

一方、GUCは異なるレイヤーに位置する。同社はフルサービスのチップ共同設計ではなく、高度なASIC設計サービス、具体的には物理実装、ダイ間インターフェースIP、HBMコントローラIPなどを提供している。GUCのDai社長は、2026年第2四半期の決算説明会でこの違いを明確に認め、GUCがASICサービスの「ハーフセット」を担っていると説明した。また、フルスイートのサービスを提供するBroadcomやMarvellは、顧客がフロントエンドのアーキテクチャ設計を内製化した場合、より大きな影響を受ける可能性があると指摘した。

このポジショニングには、特有の競争優位性がある。GoogleのようにTPUのアーキテクチャを自社で設計するハイパースケーラーは、フルサービスの共同設計会社ではなく、バックエンドの物理実装パートナーを求めるようになる可能性がある。物理実装レイヤーに深く入り込んでいるGUCは、仕様策定からシリコン製造までの全工程を提供する会社よりも中抜きされにくい。Dai氏によると、同社が顧客との関係を維持できる理由は、TSMC固有のプロセスに合わせて構築されたダイ間インターフェースやHBMコントローラなどのシリコンIPにある。顧客がこれらを短期間で再現することは難しく、競合企業も、TSMCへの同等のアクセスがなければ対抗することが困難だという。

2026年4月、GUCは次世代AIアクセラレータおよびHPCプロセッサ向けの3nm HBM4コントローラソリューションの提供開始を発表した。また、TSMCのN3Pプロセス技術を利用したUCIe 64G IPのテープアウトを完了した。いずれもチップレットベースのAIチップアーキテクチャを構築するための要素である。チップレットとは、複数の特化したダイを1つのパッケージに統合する設計手法であり、主要なハイパースケーラーのカスタムチッププログラムが向かっている方向でもある。

■地政学によって再構築された売上構成

GUCの成長は、半導体業界でも特に急激な地政学的再編と並行して進んでいる。2024年以前、GUCの総売上高は中国と米国がそれぞれ約3分の1を占めていた。ところが2026年半ばまでに、米国の売上高シェアは60%を超える一方、中国のシェアは20%未満に低下した。Dai社長は、2024年半ばから2025年半ばごろまでの調整期間を「非常に苦痛だった」と表現した。

その苦痛は2つの形で現れた。第1に、中国向けプログラムでNREからターンキーへの移行が途絶えたことだ。GUCは中国の顧客から設計料を受け取っていたが、米国の輸出規制によって量産段階へ進めなくなった。NREの支払いはあったものの、その後のチップ出荷が実現せず、Dai氏が「数年かけて培ってきた高利益率モデル」と呼ぶものが失われた。

第2に、2026年第2四半期には、米商務省産業安全保障局(BIS)の輸出規制により、GUCが暗号資産関連顧客向けのパッケージングおよびテスト業務を中国・蘇州から台湾へ移管する必要が生じた。これによるサプライチェーンの遅延が、四半期の売上高を圧迫した。

現在、暗号資産関連は売上高の30%以上を占め、単一の用途別セグメントとして最大となっている。AIクラウド関連がすでに最大と考える向きにとっては、意外な構成かもしれない。Dai氏によると、GUCの5カ年計画では、CSP向けプログラムの拡大に伴って、この比率を意図的に引き下げる方針だ。暗号資産関連の顧客は2027年分の生産能力を前払いで予約しており、短期的な売上高には一定の見通しが立っている。一方、同社の戦略的方向性は明確だ。長期的な売上基盤を、マイニング用ハードウェアではなく、クラウドインフラ向けのAIカスタムシリコンに移していく考えである。

■第3四半期の見通しと、量産メーカーへの移行に伴う利益率のトレードオフ

7月31日の決算説明会で示されたGUCの2026年第3四半期の業績見通しは、同社の短中期的な財務特性を決定づけるパターンを予告している。ターンキーの量産拡大によって売上高が成長する一方、粗利益率が低下するというトレードオフだ。

第3四半期の売上高は、7月の記録に表れている量産の勢いが続き、前四半期比で2桁成長になると見込まれている。一方、利益率がより高い設計料収入であるNRE売上高は、新たに設計段階へ入るプログラムが減るため、第3四半期には減少すると予測されている。粗利益率は、第2四半期の33.3%から数パーセントポイント低下する見込みだ。通期でも同様に、ターンキー売上高は前年比2桁成長、NRE売上高は1桁減少、粗利益率は低下すると予想されている。

これは、設計を中心とする企業から量産を担う企業へ移行する際に見られる典型的な収益構造である。NRE収入は利益率が高いものの一度限りであり、新規プログラムの開始に連動する。一方、ターンキー製造は利益率が低いものの、継続的に発生し、生産量に応じて拡大する。売上高の80%以上をターンキー事業から得る企業は、1ドルの売上高当たりの利益率が薄くなることを受け入れる代わりに、より大きく予測しやすい売上基盤を手にする。

利益率とのトレードオフは現実に存在する。それでも、第3四半期にターンキー事業が加速する中、7月に月間売上高の新記録を達成したことは、量産拡大による収益効果がGUCに有利に働いていることを示唆している。

さらに先を見据えると、GUCのパイプラインにある新規プロジェクトは、2027年下半期から5億~6億ドルの売上高に貢献し始め、2028年には16億ドルに達する可能性があると予測されている。これらの予測は、現在はNREが中心となっているGUCのCSP向けプログラムが、本格的なターンキー量産へ移行することを前提としている。これは、先行世代のプログラムが2026年7月の記録を生み出すまでにたどったものと同じ移行である。

従来のASICサービスに加え、GUCはCPO(Co-Packaged Optics、コパッケージド・オプティクス)技術にも積極的に取り組んでいる。これは、銅配線では対応が難しくなりつつあるデータセンターの帯域幅需要に応えるため、光インターコネクトをチップパッケージに直接統合する技術だ。市場報道によると、GUCはTSMCのCOUPE光インターコネクト・エコシステムに参加する可能性がある。ハイパースケーラーがデータセンターのネットワークインフラを増強する中、TSMCとの協業をさらに深める道となる可能性がある。

■注目ポイントQ&A

●チップ設計におけるNREとターンキー売上の違いは何ですか?また、なぜその構成比が重要なのですか?

NRE(非反復エンジニアリング)費用は、企業がカスタムチップを設計するために前払いする費用です。回路アーキテクチャ、物理レイアウト、検証、製造に必要なマスクセットなどをカバーします。利益率は高いものの一度限りの収入であり、同じ案件から繰り返し発生するものではありません。

一方、ターンキー売上は、完成したチップを実際に量産することで得られます。利益率はNREより低いものの、継続的に発生し、生産量に応じて拡大します。GUCのような設計会社が、2026年6月のように売上高の80%以上をターンキー生産から得ている場合、プログラムが設計段階を終え、テープアウトを経て量産に入ったことを意味します。

売上構成比は、事実上プログラムのライフサイクルを示す指標です。NREの割合が高ければプログラムが開発段階にあり、ターンキーの割合が高ければ生産段階にあることを示します。GUCのターンキー比率が80.6%に達したことは、カスタムAIチッププログラムの一部が、高額な設計・試作作業から継続的な量産出荷へ移行したことを示す、具体的な指標となっています。

●なぜGUCはTSMCのCoWoS生産能力を何年も前から予約する必要があるのですか?

CoWoS(Chip-on-Wafer-on-Substrate)は、AIチップのロジックダイと広帯域メモリ(HBM)スタックを、シリコンインターポーザを介して物理的に統合するTSMCの先端パッケージング技術です。この工程がなければ、製造されたチップを機能する出荷可能な製品に仕上げることができません。

Nvidiaだけで利用可能な生産能力の推定60%を確保し、上位3社で約85%を占めているため、TSMCのCoWoS生産能力は2026年から2027年にかけてすでにすべて予約済みで、リードタイムは52~78週間に達しています。GUCは2027年向けに6万枚分のCoWoSウェハー枠を予約することで、需要が供給能力を上回っている予約枠の中で自社の順番を確保しました。これは、実際に利用する何年も前から工場の生産時間を押さえることに相当します。事前に予約しなければ、GUCが現在設計しているプログラムについて、出荷可能な製品へ移行するための生産枠を確保できない可能性があります。

●AIチップのサプライチェーンにおいて、GUCの役割はBroadcomとどう違うのですか?

Broadcomは、フルサービスのカスタムチップ共同設計を提供しています。ハイパースケーラーのチップ仕様を受け取り、アーキテクチャから製造可能な設計までのプロセス全体を管理し、GoogleのTPUやMetaのIrisチップなどのプログラムで主要なエンジニアリングパートナーを務めます。

一方、GUCは、より専門化されたレイヤーを担当しています。高度な物理実装、つまり論理仕様をTSMCのプロセスノードに合わせた実際の回路レイアウトに変換するバックエンド設計作業に加え、ダイ間インターフェース回路やHBMコントローラなどのシリコンIPを提供します。

強力な社内チップアーキテクチャチームを持つハイパースケーラーは、チップの上位設計を自社で管理しながら、専門性の高いTSMC固有の実装作業を外部委託できるため、GUCのモデルを選ぶ可能性があります。このポジショニングにより、GUCはフルサービスの共同設計パートナーよりも中抜きされにくいと考えられます。また、GUCのIPはTSMC固有のプロセスノードやパッケージング技術に合わせて構築されているため、短期間での代替も難しくなっています。

●GUCの売上地域が中国から米国へシフトしたことは、同社のビジネスに何を意味しますか?

2024年以前、GUCの売上高は中国と米国がそれぞれ約3分の1を占め、残りがその他の市場から得られていました。2026年半ばまでに、米国のシェアは60%を超えた一方、中国のシェアは20%未満に低下しました。

背景には2つの要因があります。1つは、米国の輸出規制によって、中国顧客の設計プログラムが量産へ進めなくなったことです。NRE費用は受け取ったものの、その後のチップ製造にはつながりませんでした。もう1つは、米国のハイパースケーラーによるAIチッププログラムが成長し、量産段階へ入りつつあることです。

このシフトは、米中間の半導体規制が中国向け事業へ及ぼす影響を相対的に小さくし、長期的な成長機会となるハイパースケーラー向けプログラムとの結び付きを強めます。ただし同時に、少数の非常に大規模で影響力の強い顧客へ売上が集中することにもなります。

元記事: AI Chip Design Era Ends: TSMC Affiliate GUC Posts Record Revenue as Turnkey Surpasses 80%

※この記事はTech Timesから提供を受けた記事を日本向けに翻訳・編集したものです。

関連キーワード

関連記事