【DAC 2026】AIチップ設計エージェントが実運用段階へ、ノーベル賞受賞者も議論に参加

半導体設計分野の主要な国際会議「DAC 2026」が、カリフォルニア州ロングビーチで開幕した。今年の最大の焦点は、AIを用いたチップ設計ツールがデモ段階を抜け出し、実際の製品開発で通用する水準に達しているかどうかだ。新興企業が具体的な実績値を提示する一方、AIモデルの学習データ不足という構造的な課題も浮き彫りになっている。

■半導体設計の主要会議がロングビーチで開幕

ロングビーチ・コンベンション・センターでは、デモ映像ではなく実運用で得られた数値を掲げる新しいカテゴリーのツールが登場している。半導体設計分野で最も重要な年次会議が、その違いを検証する舞台となっている。

「DAC」として知られ、現在は公式に「The Chips to Systems Conference」と銘打たれている第63回Design Automation Conferenceは、7月26日（日）夕方にロングビーチ・コンベンション・センターで開幕した。60年以上に及ぶ同会議の歴史で、カリフォルニア州のこの沿岸都市で開催されるのは今回が初めてだ。会期は7月29日（水）までで、この日は2日目にあたる。

27日朝、量子コンピューティングのスタートアップQolabの共同創業者兼CTOであり、ノーベル賞受賞者でもあるジョン・マルティニス氏が、グランドボールルームで今週最初の基調講演を行った。「基礎科学から超伝導量子コンピュータの構築へ」と題された講演では、40年にわたる実験物理学の研究を踏まえ、量子ハードウェアの今後の発展には、聴衆が長年にわたって築いてきた成熟した半導体製造技術が不可欠だと論じた。マルティニス氏は、超伝導電気回路における巨視的な量子力学的トンネル効果とエネルギー量子化を実証した先駆的な実験により、ジョン・クラーク氏およびミシェル・デボレ氏とともに2025年のノーベル物理学賞を共同受賞している。これは、現在開発されている超伝導量子ビットの基礎となる研究である。

今年の会議には記録的な参加が寄せられている。リサーチトラックへの投稿数は前年比26.34％増、エンジニアリングトラックも同様に26％増加した。技術プログラムの55％以上がAIと設計に関するトピックに充てられている。今週の展示フロアには、DAC初参加となるAIネイティブ企業15社を含む120社以上が出展している。

■AIネイティブEDAが具体的な数値を提示

DAC 2026で検証されている中心的な論点は、チップ設計におけるAIがデモンストレーションの段階から実運用の段階へ移行したかどうかである。この会議では初めて、複数のスタートアップが単なる機能の披露ではなく、検証に耐える実績値を掲げて参加している。

ブース935に出展しているBronco AIは、火曜日に設計検証AIの実運用向けベンチマークを発表する予定だ。同社の共同創業者兼CTOであるジェフリー・Z・パン氏は、火曜日の午前11時15分（ET）に登壇し、ブロックレベルからフルチップSoCまでの実運用環境における設計検証の導入事例を紹介する予定である。講演の中心となるのは、根本原因の分析と修正案の提示を15分未満で自律的に行い、エンドツーエンドの初回デバッグ成功率70％を達成するというエージェント型アーキテクチャだ。設計検証には通常、チッププロジェクト全体の作業量の70％以上が費やされる。この分野が数十年にわたり自動化に取り組んできたボトルネックである。

ChipAgents.aiは、通常なら人間のエンジニアが4〜8時間を要するPCIeの根本原因分析とパッチ作成を、約10分で完了したと報告している。また、IEEE Spectrumが取り上げたVerkor.ioのDesign Conductorプラットフォームは、同社のAIエージェントシステムを使用し、Linuxを実行できるRISC-Vコアを12時間で構築したという。

これらの数値が全体像を反映しているかどうかこそ、まさに会場で議論されている点である。SystemVerilogの共同開発者で、Imperasの創業者でもあり、6社のEDA企業にまたがる経歴を持つサイモン・デビッドマン氏は、業界関係者が「デビッドマンのテスト」と呼ぶ中心的な対立軸を次のように示している。「AIツールは、チームが検証できる対象そのものを変えるのか。それとも、すでに検証している対象を処理する速度を高めるだけなのか」。その基準に照らすと、現在のエージェント型EDAはレガシーワークフローに対する応急処置にすぎず、基盤となるツールチェーンを再考する段階にはまだ達していないと同氏は主張する。デビッドマン氏は今週、SoC検証向けAIに焦点を当てた水曜日の出展者フォーラムのパネルディスカッションを含め、2回登壇する予定だ。

■日曜夜から月曜朝にかけての動向

NVIDIAのコンピュテーショナル・エンジニアリング担当ゼネラルマネージャー兼バイスプレジデントであるティモシー・コスタ氏は、日曜夜の開会講演として「AIスーパーコンピューティングとEDAの融合：チップおよびシステム設計の未来を加速する」と題したSKYTalkを行った。同氏は、AIスーパーコンピューティングとEDAが別々の分野として機能する時代は終わりつつあり、基盤モデルとインテリジェントな設計フローが、アーキテクチャ探索から検証、展開に至るまでのチップ開発パイプラインを変革し始めていると主張した。

日曜日に行われた終日のワークショップは、会議全体の議論の方向性を示した。「チップレットベースの異種統合と協調設計に関するワークショップ」では、2.5Dおよび3Dパッケージングと、チップレットIPアーキテクチャを取り巻く成長中のエコシステムを取り上げた。「インメモリ・アーキテクチャとコンピューティング・アプリケーション・ワークショップ」では、従来のフォン・ノイマン型メモリアーキテクチャに代わるものとして、SRAM、DRAM、RRAM、PCM、MRAM、FeFETの各技術を検討した。ハードウェアの信頼性と保証に対する生成AIを使ったレッドチーム演習に焦点を当てた「GREATワークショップ」では、参加チームがAIを使ってハードウェアトロイの木馬、IPの秘匿化、自律的なハードウェアハッキングのシナリオを検証し、AIがチップ設計フローに加わることで生じるセキュリティリスクを明らかにした。

27日朝、マルティニス氏の基調講演に続き、Griffin Securitiesのマネージングディレクターであるジェイ・フリーシュハウアー氏がDACパビリオンの最初のセッションに登壇した。2025年までのEDA業界の財務実績、2026年末までの最新予測、CadenceとSynopsysの市場評価の推移について分析した。

■月曜後半の注目セッション

午前11時15分（ET）から、Siemens EDAとNVIDIAが「ツールからエージェントへ：完全自律型EDAワークフローの実現」と題したTechTalkに共同で登壇する。Siemens EDAのEDA AIおよびカスタムIC担当シニアバイスプレジデントであるアミット・グプタ氏と、NVIDIAの半導体およびEDA担当プロダクトシニアディレクターであるダ・ヤン氏が、Fuse EDA AI Systemと、それに付随するFuse Agentを実演する。このプラットフォームは、CからRTL、GDSまでのパイプライン、アナログおよびミックスドシグナルのワークフロー、物理検証、DRC（デザインルールチェック）違反の修正まで、設計フロー全体で自律的に動作するよう設計されている。Siemensが「データフライホイール」と呼ぶアプローチを用い、エージェントを継続的に改善するという。

午後12時15分（ET）には、Intelの半導体研究開発担当バイスプレジデントであるラリタ・イマネニ氏が、AI性能を支える原動力としての異種統合に関するSKYTalkを行う。イマネニ氏は、Intelのシステム技術協調最適化（STCO）アプローチについて説明し、AIとHPCの性能要件が2021年から2022年にかけての2年間で約10倍に拡大したこと、そのペースをムーアの法則だけで維持することはできないと指摘する見通しだ。午後には、RTLの初期段階からシリコンに保護機能を組み込むことに焦点を当てたセキュリティパネルが行われる。続いて午後3時（ET）から、Deepchipのジョン・クーリー氏による恒例の「Troublemaker Panel」が開催される。Synopsys、Cadence、SiemensなどのEDA企業の経営幹部が、台本なしで議論を交わすパネルである。この日のDACパビリオンのプログラムは、午後4時（ET）からの「EDAにおけるエージェント型AI：誰が主導権を握るのか？」で締めくくられる。AIエージェントが自律的に設計上の判断を下す場合のガバナンスと責任を検討するパネルディスカッションである。

■火曜の予定：Qualcomm CTOの登壇とROIの検証

火曜日の午前9時（ET）からの基調講演には、Qualcomm Technologiesのエグゼクティブバイスプレジデント兼CTOであるバアジズ・アシュール博士が登壇する。通信分野で24件の米国特許を保有し、Qualcommによる5Gの展開加速を主導したアシュール氏は、5ワット未満のバッテリー駆動デバイスから500ワットのクラウドサーバーまで、AIハードウェア全般にわたる設計の複雑性について語る予定だ。同氏がEDA業界に求めるのは、この幅広い領域に対応してSoCの構築を自動化するツールである。3D ICのフロアプランニング、チップレットを考慮したパッケージ設計、熱協調設計の3分野では、現在のEDA機能が不十分だと同氏は主張している。

IEEE CEDAランチョン基調講演では、コロンビア大学のルカ・カルローニ氏が、EDA向けAIにおけるオープンソースハードウェアの役割について講演する。カルローニ氏が公表済みの研究で示しているのは、ハードウェア設計データの大部分がプロプライエタリであり、AIモデルを大規模に学習させるうえで構造的な障壁になっていること、そしてオープンソースのハードウェアプラットフォームが、本格的なエージェント型AIワークフローに必要な共有資産を提供する可能性があるという点だ。これは、学習データ不足の問題に正面から向き合う数少ないDACセッションの一つである。チップ設計データにはインターネット規模のコーパスが存在しないため、プロプライエタリな設計アーカイブを保有するチームが、AIネイティブEDAシステムの構築で最も大きな優位性を持つことになる。

SemiAnalysisの創業者であるディラン・パテル氏は午前10時15分（ET）に登壇し、テンソルコアからフロアプラン、トランジスタ構造まで、最新のAIアクセラレータにおけるデータの流れを解説する。パテル氏のチームはSTEEL分析ラボを運営している。同ラボでは、電界放出形走査電子顕微鏡（SEM）、X線トモグラフィー、収差補正走査透過電子顕微鏡（STEM）を使って、実際に製造されたAIチップの物理構造を調べ、マイクロアーキテクチャの構造と実際の実装を関連付けている。

Bronco AIのジェフリー・Z・パン氏は午前11時15分（ET）にメインステージへ登壇し、同社のAIネイティブ設計検証ベンチマークを正式に発表する。火曜日の午後4時（ET）からのパネルディスカッション「EDAのAIはROIの約束を果たしているか？」には、Microsoft、Arm、Broadcom、NVIDIAの代表者が参加する。EDAのAIが約束してきた生産性向上が実際のチップ開発チームで実現しているのか、それともマーケティング上の主張とエンジニアリングの現実との間に依然として大きな隔たりがあるのかを検討する見通しだ。

■水曜の予定：Microsoftとブレイン・マシン・インターフェース

水曜日の午前9時（ET）からの基調講演には、カリフォルニア大学バークレー校の名誉教授であるヤン・M・ラバイ氏が登壇し、CRISPRを利用した遺伝子工学、AI、ブレイン・マシン・インターフェースの融合について語る。ブレイン・マシン・インターフェースは、神経信号を外部機器が実行できる命令に変換するシステムである。ラバイ氏は今週の会議で、ソリッドステート回路設計への長年の貢献を評価される。

午前10時15分（ET）には、AIシリコンエンジニアリングを率いるMicrosoftのコーポレートバイスプレジデント、アルトゥール・レヴィン氏が登壇する。同氏はキャリアの多くをIntelで過ごしてきた。Microsoftのハイパースケールクラウド基盤向けにMaiaクラスのカスタムAIアクセラレータを構築する際の設計課題について、先端プロセスノード、大規模並列処理、システムレベルのデータ移動など、アクセラレータ規模では従来のEDA手法が通用しにくくなる領域に焦点を当てて説明する。

Googleのサティヤ・ナラシンハン氏は、水曜日の出展者フォーラムで、ワークロードに最適化されたエージェント主導のEDAスタックを使ったデータセンター向けシリコンのテープアウトについて発表する予定だ。AIで強化されたEDAワークフローを使って独自チップを設計するチームによる、実運用事例の報告となる。Verkor.ioは、同社のDesign Conductor 2.0プラットフォームを使ってTurboQuant LLM推論アクセラレータを80時間で構築した事例を説明する。午後3時（ET）からのエンジニアリングアワード授賞式をもって、DACパビリオンのプログラムは終了する。

■議論の核心は「データ」にあり

DACのエンジニアリングトラックのプログラム委員長で、Synopsysのエグゼクティブディレクターでもあるフランク・シルマイスター氏は、会議前の分析でDAC 2026におけるAI関連企業の全体像を整理した。それによると、展示フロアやエンジニアリングセッションに関わる約130社のベンダーは、コンピューティング基盤や基盤モデルから、エージェント型AIフロー、開発者向けユースケースまでの各層に分類される。同氏のマップでは、スタック全体のセキュリティに注力する企業が8社示されている。また、標準規格間の相互運用性、特にエージェントとツールのインターフェースが標準化されるのか、それとも汎用プロトコルを引き継ぐのかという問題が、展示フロアで最も結論の出ていない論点だと指摘している。

今週の最も根深い構造的な議論は、どのAIモデルが最も優れているかでも、どのエージェント型スタートアップが最良のデモを持っているかでもない。核心にあるのはデータだ。AIネイティブEDAに関するあらゆる主張は、その企業がどのようなチップ設計データを学習に利用できるかに左右される。言語や画像の場合と異なり、一般に公開されたインターネット規模の半導体設計データのコーパスは存在しない。数十年分の非公開の設計実行データ、検証結果、レイアウトデータを保有するチーム、すなわち独自のAIスタックを水面下で構築しているハイパースケーラーや大手IDMには、市販モデルでは容易に再現できない構造的な優位性がある。学習データのボトルネックは、火曜日のカルローニ氏のオープンソースハードウェアに関するセッションが提起し、GoogleやNVIDIAの非公開EDAプログラムが具体例を示し、スタックの中間層にいるスタートアップがいずれ答えを出さなければならない構造的な問題である。

DAC 2026は、この問題が理論上の問いかけとしてではなく、実際のシリコンとベンチマークを用いて、実運用の規模で問われる初めての会議である。その答えが今週出るにせよ、数年後になるにせよ、問うべき重要な問題であることに変わりはない。

■展示フロアとアワードの動向

展示会は展示ホールAおよびBで開催され、本日と火曜日は午前10時から午後6時（ET）まで、水曜日は午前10時から午後4時（ET）まで開場する。会場からは、移行期にある市場の姿が明確に見て取れる。EDAの主要既存企業3社であるCadence、Synopsys、Siemensは、Bronco AI、ChipAgents.ai、Normal Computing、Verkor.io、Silimate、Hu-mind、MooresLabAI、Visibl Semiconductors、Architect Labsなど、新世代のAIネイティブスタートアップと同じ展示フロアに並んでいる。AIに注力する初出展企業15社の中には、2年前のDACでは広く認識される企業として存在していなかった会社も含まれる。

本日と火曜日に展示フロアで開催される「Poster Gladiator」コンペティションは、従来のポスターセッションに競技形式を取り入れたものだ。エンジニアリングチームが、審査員と聴衆を前に自分たちの研究成果について説明し、質疑に応じる。

アワードに関して、NVIDIAの創業者兼CEOであるジェンスン・フアン氏は、2026年4月24日にニューヨーク市で開催されたIEEE Honors Ceremonyで、同組織の最高位の技術賞である2026 IEEE Medal of Honorと、賞金200万ドル（約3億2800万円、1ドル＝164円換算）を正式に授与された。GPUの開発と、それを科学計算および人工知能へ応用するうえで発揮したリーダーシップが評価された。フアン氏は賞金の全額に、Jen-Hsun and Lori Huang Foundationからの同額の拠出を加え、大学院生向けの工学奨学金とIEEE TryEngineeringのSTEMプログラムに寄付した。このIEEE Medal of Honorの受賞は、今週のDACアワードプログラムでも顕彰されている。

また、電子システム設計への顕著な貢献をたたえる2025 Phil Kaufman Awardも、DAC 2026のプログラムで顕彰される。同賞は2025年11月、カリフォルニア州サンノゼで行われた式典で、Intel CEOのリップブ・タン氏に授与された。SIGDA Pioneering Achievement AwardとDAC Engineering Award Ceremonyをもって、水曜日の午後3時（ET）に会議の表彰関連プログラムが締めくくられる予定だ。

DAC 2026は、カリフォルニア州ロングビーチのロングビーチ・コンベンション・センターで7月29日（水）まで開催される。

■注目ポイントQ&A

●DAC 2026とは何ですか？　また、今年はなぜ重要なのですか？

Design Automation Conference（DAC）は今年で63回目を迎える、世界の電子設計自動化（EDA）業界にとって主要な年次会議です。現在は「The Chips to Systems Conference」と銘打たれています。EDA業界は、半導体チップの設計に使われるソフトウェアツールを開発する専門家で構成されています。2026年が例年以上に重要なのは、複数のAIネイティブスタートアップが、単なるデモではなく実運用で得た指標を初めて提示しているためです。具体的には、デバッグ時間を数時間から数分に短縮した事例、CからRTL、GDSまでのパイプライン全体を扱う自律型設計フロー、設計検証におけるAIの性能を測るための新しいベンチマークなどです。デモ段階から実運用段階への移行が、この会議でリアルタイムに検証され、議論されています。

●チップ設計でエージェント型AIはどのように機能し、設計フローのどこで使われますか？

現在のチップ設計フローは、CまたはC++による高水準の記述から、高位合成（HLS）を経てレジスタ転送レベル（RTL）の記述へ進みます。その後、論理合成、配置配線、物理検証を経て、最終的に製造用のGDSIIマスクデータを生成します。エージェント型AIは、このうち複数の段階で導入されています。大規模言語モデルを使って仕様からRTLを生成するシステムもあれば、物理配置に強化学習エージェントを利用するシステムもあります。さらに、Siemens EDAのFuse Agentのように、CからRTL、GDSまでの処理、アナログ／ミックスドシグナル検証、デザインルールチェック違反の修正を含むフロー全体で、自律的に動作することを目指すシステムもあります。一方、アナログ回路の設計には、どのモデルもまだ確実には再現できていない専門家の設計上の直感が大きく必要とされることが、現在のボトルネックです。

●AIネイティブなチップ設計の将来を主導するのは、大手EDA企業、スタートアップ、チップ企業のどれですか？

これはDAC 2026における主要な未解決問題です。既存のEDA企業であるCadence、Synopsys、Siemensは、40年かけて築いたサインオフ工程での信頼性と、強力なプラットフォーム上の地位を持っています。製造されるチップは、いずれもこれらの企業のツールを利用します。AIスタートアップは、測定可能な実運用上の成果を示しながら、特定のワークフローに残る課題を解消しつつあります。しかし、長期的に最も大きな優位性を持つのは、チップ設計企業自身かもしれません。GoogleやNVIDIAのようなハイパースケーラーは、数十年分の独自設計データで学習させたAI EDAスタックを水面下で構築しています。チップ設計データにはインターネット規模の公開コーパスが存在しないため、最も豊富な設計履歴を持つチームがモデル開発でも優位に立ちます。火曜日のCEDAランチョン基調講演で取り上げられるオープンソースハードウェアは、その力関係を変える一つの道筋となる可能性があります。

●ジョン・マルティニス氏のノーベル賞は何を評価したものですか？　また、なぜチップ設計会議で講演しているのですか？

マルティニス氏がジョン・クラーク氏、ミシェル・デボレ氏と共同受賞した2025年のノーベル物理学賞は、超伝導電気回路が単一の量子系として振る舞い、エネルギー障壁を通り抜けるトンネル効果や離散的なエネルギー準位といった量子力学的効果を示すことを実証した、1980年代の実験を評価したものです。ジョセフソン接合を備えた回路を使ったこの基礎研究は、現代の超伝導量子ビットの基盤となりました。マルティニス氏がDACで講演しているのは、量子コンピューティングを実用的な規模へ発展させるには、この会議の参加者が熟知する成熟した半導体製造技術を取り入れる必要があると考えているためです。新しい物理学ではなく、より高品質な量子ビットを、より適切に製造する技術が重要だという主張です。

元記事: DAC 2026 Live: AI Chip Design Agents Hit Production as Nobel Laureate Joins the Debate