AMDの「Helios」がNvidiaの「Vera Rubin」に挑む：7月23日の基調講演で明かされるAIチップ競争の行方

AMDは2026年7月22日〜23日、同社年次のフラグシップAIイベント「Advancing AI 2026」をサンフランシスコのモスコーンセンターで開催する。7月23日の基調講演では、CEOのリサ・スー博士が登壇し、同社初となるラック規模のAIプラットフォーム「Helios」の詳細を発表するとみられている。このシステムは、Nvidiaの最新プラットフォーム「Vera Rubin NVL72」と同じ調達時期に市場へ投入される予定であり、両社の直接対決に大きな注目が集まっている。

■AMD HeliosとNvidia Vera Rubin NVL72のスペック比較

ラック規模（1システムあたり72基のGPU）における、両プラットフォームの主なスペック比較は以下の通りである。

・ラックあたりのGPU数：AMD Heliosは72基の「MI455X」、Nvidia Vera Rubinは72基の「Rubin R100」を搭載する。

・FP4推論性能：Heliosは2.9 exaFLOPS、Vera Rubinは3.6 exaFLOPSとされる。

・FP8学習性能：Heliosは1.4 exaFLOPS、Vera Rubinは2.5 exaFLOPSとされる。

・GPU1基あたりのHBM4容量：Heliosは432 GB、Vera Rubinは288 GBである。

・ラックあたりの総HBM4容量：Heliosは31 TB、Vera Rubinは20.7 TBとなる。

・GPU1基あたりのHBM4帯域幅：Heliosは19.6 TB/s、Vera Rubinは22 TB/sである。

・スケールアップ相互接続（インターコネクト）：Heliosは総帯域幅260 TB/s（UALoE）、Vera Rubinは総帯域幅260 TB/s（NVLink 6）である。

・ラックのピーク消費電力：Heliosは約140 kW、Vera Rubinは約120〜130 kWとみられる。

・相互接続のオープン性：Heliosはオープン規格（イーサネットベース）、Vera Rubinはプロプライエタリ（Nvidia独自規格）である。

AMDの最も明確な強みはメモリ容量にある。MI455Xは1基あたり432 GBのHBM4を搭載しており、Vera Rubinの288 GBと比較して、ラックあたり50%多い総メモリ容量を確保している。1兆パラメータ規模の巨大なAIモデルの学習や推論を行う際、この容量差は極めて重要になる。メモリ容量が十分であれば、モデルを単一のラック内に収めることができ、複数システムに分割する際の通信オーバーヘッドを回避できるため、大規模モデルの推論ワークロードにおいて実質的なスループット向上につながる。

一方で、Nvidiaは学習スループットと相互接続アーキテクチャにおいて構造的なリードを保っている。Rubin NVL72は、GPUあたり3.6 TB/sのNVLink 6帯域幅によるフル・オールツーオール接続を提供し、最先端のAIモデルで主流となっている「Mixture-of-Experts（MoE）」モデルのルーティングに最適化されている。NvidiaがCES 2026において、AMDのMI455Xに対抗するためにVera RubinのHBM4メモリ帯域幅のスペックを10%引き上げたことは、AMDを真剣な競合として警戒している証拠と言える。

■MI455Xの内部構造：CDNA 5アーキテクチャの詳細

MI455Xは、AMDの第5世代演算専用設計である「CDNA 5」アーキテクチャを採用している。グラフィックス処理を排除し、ダイ領域をAIの学習や推論で多用される行列乗算ユニットに特化させている。TSMCの2nmプロセスノードで製造された12基の演算チップレットと、3nmプロセスによる3基のチップレットで構成され、総トランジスタ数は3200億個に達する。これは、Nvidiaの現行Blackwell GPUが採用する3nmプロセスよりも微細化が進んでおり、トランジスタあたりの電力効率向上に寄与している。

メモリシステムにおいては、各MI455Xが432 GBのHBM4を搭載し、シリコンインターポーザ上でGPUダイの直近に配置されている。HBM4の2048ビットインターフェースはHBM3の2倍の帯域幅を実現し、GPUあたり19.6 TB/sの転送速度を提供する。これにより、メモリ帯域幅がボトルネックとなりやすい大規模モデルの推論処理において、より高速なトークン生成が可能となる。

ただし、相互接続の設計においては妥協も見られる。初期のHeliosシステムでは、ラック内のスケールアップ接続にネイティブな「UALink」ではなく、イーサネット上で動作する「UALink-over-Ethernet（UALoE）」が採用される。オープンな相互接続規格であるUALinkのエコシステム（Astera Labsなどのスイッチ用シリコンを含む）は、2026年時点ではまだ大規模生産の準備が整っていないためである。そのためAMDは、Broadcomと共同設計した既存の800GbEハードウェアをベースとするスイッチファブリックを使用し、2026年後半の出荷を実現する計画を立てている。

■オープンなエコシステムと導入コストの抑制

Heliosは、標準的なサーバーラックの2倍の設置面積を持つダブルワイドラックであり、重量は約7,000ポンド（約3.17トン）に達する。内部には18基のコンピュートトレイが収容され、各トレイには4基のMI455X GPUと1基の「EPYC Venice」CPUが搭載される。VeniceはZen 6アーキテクチャを採用した初のプロセッサであり、TSMCの2nmプロセスで製造され、最大256コアを備える。

AMDは戦略的な差別化要因として「オープンなエコシステム」を掲げている。HeliosはMetaなどと共同開発した「OCP Open Rack Wide」規格に準拠しており、独自のNVLinkではなくUALoEを採用している。複数ラックを接続するスケールアウトネットワークには「Ultra Ethernet Consortium」規格（標準的な800GbEスイッチ）を使用するため、データセンター事業者は特定のベンダーに縛られることなく、競争力のある価格でネットワーク機器を調達できるメリットがある。

■主要顧客による導入計画

AMDのハードウェアを採用する顧客の動きも具体化している。

OpenAIは2025年10月に、AMDと6ギガワット（GW）規模のインフラ合意を発表した。2026年後半からMI450シリーズGPUの導入が開始される予定である。これは、世界最大のAI研究所によるサプライヤー多様化戦略の一環とみられている。

Oracle Cloud Infrastructure（OCI）は、2026年第3四半期から5万基のMI450シリーズGPUを導入し、AMD Heliosラックを用いた初のパブリックAIスーパークラスターを構築すると表明している。また、動画生成スタートアップのLuma AIや、マネージドクラウドプロバイダーのRackspace Technologyも、AMD製ハードウェアの導入を計画している。

■次世代「MI500」の性能向上アピールに対する疑問

CES 2026において、リサ・スーCEOは2027年登場予定の「MI500」シリーズについて、「過去4年間でAI性能を1,000倍に向上させる」という予測を示した。しかし、この数値はMI300X（8基構成）を基準とした理論上の累積計算（アーキテクチャ改善、高精度化、ハードウェアスパースティ、HBM4Eによる帯域幅向上などの掛け合わせ）に基づいている。業界アナリストからは、実際の最適化されたワークロードにおける現実的な性能向上は、MI300X比で50〜100倍程度にとどまるのではないかとの指摘も出ている。

■ソフトウェア環境「ROCm」と「CUDA」の格差

ハードウェアのスペックが優れていても、それを引き出すソフトウェアが不可欠である。AMDの「ROCm 7.2.4」（2026年5月時点の安定版）は、PyTorchやvLLM、JAX、llama.cppを公式にサポートしており、標準的な大規模言語モデル（LLM）の推論においては、同等のNvidia製ハードウェアに対して約90〜95%のスループットを達成しているとされる。

しかし、最適化ライブラリの対応状況には依然として差がある。TensorRT-LLMやFlashAttention 3、最新のカスタムCUDAカーネルなどは、まずNvidia製ハードウェア向けに提供される。AMDのHIPコンパイラ（hipifyツールチェーン）による自動変換機能はあるものの、一部のライブラリ呼び出しは手動でマッピングし直す必要があり、開発者の負担となっている。特に学習ワークロードにおいては、ソフトウェアエコシステムの差により、同等スペックのハードウェアであっても20〜30%の性能ペナルティが生じると指摘されている。

■注目ポイントQ&A

●AMD HeliosとNvidia Vera Rubin NVL72の主な違いは何ですか？

AMD Heliosはラックあたり31 TBのHBM4メモリを搭載し、Nvidiaの20.7 TBに対して50%の容量優位性を持っています。これにより、巨大なモデルを単一ラック内で処理する推論ワークロードに適しています。一方、NvidiaのVera RubinはFP8での学習性能が高く、GPU間の相互接続（NVLink 6）の帯域幅でもリードしており、複雑なAIモデルの学習処理において強みを持っています。

●AMDの「Advancing AI 2026」はいつ開催されますか？

2026年7月22日〜23日に、サンフランシスコのモスコーンセンターで開催されます。パートナーやデベロッパー向けのセッションは7月22日に行われ、CEOのリサ・スー博士による主要な基調講演は7月23日に予定されています。

●Heliosラックで採用されている「UALink-over-Ethernet（UALoE）」とは何ですか？

オープンな相互接続規格である「UALink」のプロトコルを、既存の標準的な800GbE（イーサネット）の物理レイヤー上で動作させる技術です。ネイティブなUALink対応スイッチシリコンの量産が2027年まで整わないため、AMDはBroadcomと共同設計したイーサネットベースのスイッチを採用することで、2026年後半からのHeliosの出荷を可能にしました。

元記事: AMD Helios Faces Nvidia Vera Rubin at July 23 Keynote: Memory Leads, Training Trails