サムスン、1.4nmプロセスの2029年量産計画を再確認――2030年には改良版「SF1.4+」投入へ

サムスン電子は、最先端の1.4ナノメートル（nm）プロセスの量産を2029年に開始する計画を改めて表明した。さらに、2030年にはその改良版となる「SF1.4+」ノードを投入する。同社はTSMCやインテルといった競合他社に追随すべく、開発を着実に進めているとみられる。

■信頼性回復に向けたロードマップの再確認

韓国メディアのThe Elecが報じたところによると、サムスンのファウンドリ事業部でデザインプラットフォーム開発を率いるシン・ジョンシン（Shin Jong-shin）氏は、同社ソウル瑞草（ソチョ）本社で開催された「SAFE Forum」において、最先端顧客向けのSF1.4プロセス開発が2029年の目標に向けて順調に進行しており、2030年にはSF1.4+が続く予定であると述べた。

今回の発表は、単なる日程の提示以上の意味を持つ。サムスンは2022年にロードマップを策定した際、当初は1.4nmの目標を2027年に設定していた。しかし、ファウンドリ事業の稼働率低下と損失を背景に、まずは2nmの歩留まり安定化を優先させるため、昨年（2025年）に目標を2029年へと延期していた経緯がある。そのため、今回2029年の目標を再確認したことは、一度変更されたスケジュールの信頼性を回復させる狙いがあるとみられる。

この改定後のスケジュールは、2028年に1.4nmクラスの「A14」プロセスを計画しているTSMCの後塵を拝することになる。一方で、2028年に「14A」プロセスのリスク生産を開始し、2029年に本格生産を目指すインテルとはほぼ同等のペースとなる。つまりサムスンは、最速での市場投入を競うのではなく、2nm世代の初期に直面した課題を教訓に、より安定した歩留まりを確保し、投入時期の早さよりも実質的な価値で競争する戦略をとっている模様だ。

■第1の手段：「プラス」ノードとDTCOの活用

サムスンの発表からは2つの技術的アプローチが浮かび上がっている。いずれも単に微細化を追求するだけでなく、既存のノードからより多くの性能を引き出すことを目的としている。その第1が「プラス（+）」ノードの展開だ。

サムスンのファウンドリ命名規則において、「SF」はファウンドリプロセス、数字はノード世代を示し、プラス記号は改良版を意味する。この改良は主に「DTCO（設計・製造の共同最適化）」によって実現される。DTCOとは、チップの設計ルールと製造プロセスを個別に調整するのではなく、両者を一体として最適化する手法である。シン氏によると、プラスノードは既存のIP（設計資産）を維持したまま、歩留まりとPPA（性能、電力、面積）を向上させることができるため、顧客はチップを再設計することなく恩恵を受けられるという。

サムスンが示した具体的な数値によると、SF2からSF2Pへの移行により、消費電力は26%改善し、動作周波数は15%向上した。そして、この効果の半分以上がDTCOによるものだという。同社は、ノードの微細化に伴い配線や設計の制約が複雑化するため、設計とプロセスを初期段階から共同で最適化するDTCOの重要性が今後さらに高まると予測している。

■第2の手段：AIチップ向けのオンチップSRAM

第2の手段は、サムスンがAIチップにおける競争優位性として位置づける「オンチップSRAM」である。SRAMは、通電中にデータを高速に保持できるメモリであり、DRAMのように定期的なリフレッシュ動作を必要としない。大容量のSRAMをプロセッサダイに直接統合することで、データ転送の物理的距離が短縮され、AI演算の処理性能と電力効率がともに向上する。

シン氏はこのトレンドを示すため、際立った対比を紹介した。米エヌビディア（Nvidia）の次世代GPU「Rubin」が1ダイあたり約128MBのSRAMを搭載しているのに対し、サムスンの4nmプロセスで製造された最新の言語処理ユニット（LPU）は500MB以上のSRAMを搭載しているという。このLPUは米グロック（Groq）の製品とみられている。シン氏は、AIのワークロードにおいて演算コアの近くに大容量メモリを配置することのメリットが大きくなるにつれ、この傾向はさらに加速すると予想している。

■2nmロードマップとパートナーエコシステム

サムスンはまた、2nmプロセスのロードマップについても詳細を明らかにした。同プロセスは、SF2、SF2P、そして2027〜2028年の量産を目指す第3世代ノード「SF2P+」へと進化する。その後には、AIおよびハイパフォーマンスコンピューティング（HPC）向けにカスタマイズされた「SF2X」が控えており、こちらも既存のIPを維持して顧客が設計資産を再利用できるように設計されている。

さらに、韓国国内の設計パートナー企業との協業成果も披露された。AD Technologyはサムスンの2nmプロセスをベースにしたAIインフラプラットフォームを準備中であり、Gaonchipsは2nmを用いたAIおよびHPCプロジェクトを進行させている。CoAsia Nexellは高帯域幅メモリ（HBM）や高速インターフェース向けの先進パッケージングプラットフォームを開発しており、Semifiveは3D-IC（3次元積層集積回路）ベースのロジック・メモリ統合ソリューションを構築している。また、Rebellionsはサムスンの4nmプロセスで量産中のAIアクセラレータ「REBEL-100」を紹介し、同チップの生産移行においてサムスンのプロセスおよび設計エコシステムが重要な役割を果たしたと評価した。

■注目ポイントQ&A

●サムスンは1.4nmチップをいつ製造する予定ですか？

サムスンは、1.4nmプロセス「SF1.4」の量産開始目標を2029年と再確認し、さらにその改良版となる「SF1.4+」を2030年に計画していることをSAFE Forumで発表しました。なお、この目標は一度延期されたものであり、2022年のロードマップ策定当初は2027年を目指していましたが、2nmの歩留まり安定化を優先するため、昨年（2025年）に2029年へと延期されていました。

●サムスンの1.4nmプロセスは、TSMCやインテルと比べてどうですか？

サムスンの2029年という目標は、2028年に1.4nmクラスの「A14」プロセスを計画しているTSMCよりは約1年遅れることになります。一方で、2028年に「14A」プロセスのリスク生産を開始し、2029年にフル生産を目指すインテルとはほぼ同等のスケジュールです。サムスンは最速での市場投入を目指すのではなく、歩留まりの品質や設計エコシステムのサポートを重視して競争する姿勢を示しています。

●「プラス（+）」ノードとは何ですか？

サムスンのファウンドリ事業における命名規則で、プラス記号は既存プロセスの改良版を意味します（例：SF2の改良版がSF2P、SF1.4の改良版がSF1.4+）。この改良は主に、チップ設計と製造プロセスを一体となって最適化する「DTCO（設計・製造の共同最適化）」によって実現されます。顧客の既存のIP（設計資産）を維持できるため、全面的な再設計を行うことなく、歩留まりやPPA（性能、電力、面積）を向上させることができます。サムスンによると、SF2からSF2Pへの移行では消費電力が26%改善、動作周波数が15%向上し、その半分以上がDTCOによる効果だったとされています。

●なぜAIチップにおいてオンチップSRAMが重要視されるのですか？

SRAMは通電中にデータを高速に保持できるメモリで、DRAMのように定期的なリフレッシュ動作を必要としません。これをプロセッサのダイ上に直接、大容量で統合することにより、メモリと演算コアの間のデータ転送距離が極めて短くなり、AI処理の速度向上と消費電力の削減に直結するためです。サムスンは、エヌビディアのGPU「Rubin」が1ダイあたり約128MBのSRAMを搭載しているのに対し、サムスンの4nmで製造された最新LPU（グロック製とみられるチップ）には500MB以上が統合されている例を挙げ、今後もこの大容量化の傾向が続くと予測しています。

元記事: Samsung Reaffirms 1.4nm Chips for 2029 and Adds an Enhanced SF1.4+ Node