AMD、DRAMをパッケージ内に統合する「MoP」技術を発表――基板面積を最大60％削減しHBM不足を回避

AMDは、低電力DRAMを演算チップと同一パッケージ内に直接統合するパッケージング技術「Memory on Package（MoP）」を発表した。このアプローチにより、基板面積の削減と性能向上が実現するだけでなく、世界的な高帯域幅メモリ（HBM）の供給不足を回避することが可能になるという。同社は、この技術を採用した第2世代の「Versal Premium MoP」アダプティブSoCを公開した。

■メモリをパッケージ内に移動する理由

通常、高性能チップは回路基板上を走る高速な銅配線（パターン）を介して、離れた場所にある個別のDRAMチップと通信する。しかし、近年の高速な動作環境において、これらの配線設計は極めて難易度が高く、信号や電源の品質（インテグリティ）を確保するために、コストのかかる基板の再設計（リスピノ）を何度も繰り返す必要があった。

MoP技術では、DRAMを基板上から取り除き、チップ自身のパッケージ内の演算ダイのすぐ隣に配置する。これにより、基板レベルでの複雑なメモリ配線が完全に不要になる。AMDの社内測定によれば、これにより基板面積を最大60%削減できるほか、プロジェクトの遅延原因となるシミュレーションや検証の作業を大幅に減らすことができるという。

この「オンパッケージメモリ」という思想は、AppleのMシリーズなどの消費者向けチップではすでに一般的だが、AMDはこれを「Versal」アダプティブSoC（CPUコアやネットワーク機能を融合したハイエンドFPGA）に適用した。AMDのアダプティブ＆エンベデッド・コンピューティング・グループで製品管理を率いるスミット・シャー氏は、MoPによって、設計者が長年直面してきた「メモリ帯域幅」と「スペース、電力、製品寿命」との間のトレードオフが解消されると述べている。

■HBMとの競合を意図しない設計上の選択

重要な違いは、採用されているメモリの種類とその接続方法にある。MoPは、DRAMと演算プロセッサを1つの基板上にパッケージングする。これは、GPUとHBMを組み合わせるハイエンドAIチップと概念的には似ている。しかし、AIアクセラレータがシリコンインターポーザを介してHBMを積層し、毎秒数テラバイトの帯域幅を実現するのに対し、MoPはインターポーザを使わず、通常のLPDDR5Xをパッケージ基板上に配置する。

これは意図的なトレードオフである。LPDDR5Xによる最大288GB/sの帯域幅はHBMのピーク性能には遠く及ばない。しかし、HBMが極めて希少で高価、かつ消費電力が大きく、データセンターの短い更新サイクルに縛られているのに対し、LPDDR5Xは入手が容易で安価、低消費電力であり、さらに長寿命というメリットがある。

この方針はスペック表にも表れている。同チップは、PCIe 6.0およびCXL 3.1のハードIPを64GT/sで統合しており、AMD EPYCプロセッサと組み合わせることで高速なデータ移動やCXLメモリプーリングを可能にする。また、最大9,000Mb/sのLPDDR5Xをサポートする。動作温度範囲はマイナス40度から110度で、15年以上の長期製品供給が保証されている。AMDによれば、これにより顧客は、データセンター主導の短いHBM更新サイクルや、メモリの生産終了（EOL）に伴う基板の再設計から解放されるという。この長期供給体制と、検証済みのパッケージ内インターフェースは、通信、航空宇宙・防衛、フィジカルAI、試験・測定システムなど、製品ライフサイクル中にメモリサプライヤーの撤退を許容できない長期プロジェクトをターゲットにしている。

■狙い澄まされた発表のタイミング

今回の発表のタイミングは偶然ではない。HBMの生産能力のほぼすべてがAIアクセラレータ向けに割り当てられ、DRAM価格が上昇する中、AMDがパッケージ内LPDDR5Xに賭けたことは、技術的なアップグレードであると同時に、サプライチェーンのヘッジ（リスク回避）でもある。つまり、HBMの圧倒的な帯域幅を諦める代わりに、確実な入手性、コストの安定性、そして長期の製品寿命を手に入れた形だ。

このアプローチは、最先端のAIモデルをトレーニングする用途には適しておらず、その市場は今後もHBMが支配するだろう。しかし、AMDがターゲットとする組込み、産業、防衛システムにおいては、生の帯域幅よりも、管理しやすい基板サイズ、予測可能な供給、そして15年の製品寿命が重視される。メモリをパッケージ内に移動することは、エンジニアリングの簡素化であると同時に、AIデータセンター以外の顧客に対して厳しくなったメモリ市場を生き抜くための賢明な回避策となる。

■注目ポイントQ&A

●AMDの「Memory on Package（MoP）」とは何ですか？

DRAMを回路基板上に個別のチップとして配置するのではなく、演算ダイとともにチップのパッケージ内に直接統合するAMDのパッケージング技術です。この技術を初めて採用した製品が、2026年6月30日に発表された「Versal Premium Gen 2 MoP」アダプティブSoCです。最大32GBのLPDDR5Xを統合して最大288GB/sの帯域幅を提供し、従来の個別配置と比較して基板面積を最大60%削減（AMD測定値）します。主なメリットは、基板の小型化、高速回路設計の簡素化、そしてコストのかかる基板再設計の削減です。

●MoPはHBMとどのように違うのですか？

どちらもメモリをプロセッサの近くに配置しますが、メモリの種類と接続方法が異なります。高帯域幅メモリ（HBM）は、多数のDRAMダイを垂直に積層し、演算ダイの横にあるシリコンインターポーザ上に結合することで、毎秒数テラバイトの帯域幅を実現します（AIアクセラレータで使われる理由です）。一方、AMDのMoPは、インターポーザを使用せずに標準的なLPDDR5Xをパッケージ基板上に配置し、最大288GB/sの帯域幅を提供します。帯域幅はHBMより大幅に劣りますが、入手しやすく、安価で、低消費電力、かつ長寿命です。MoPはAI学習用途でHBMと競合するものではなく、異なる優先順位を持つ組込みや産業システムをターゲットにしています。

●AMD Versal Premium Gen 2とはどのような製品ですか？

ハイエンドFPGAにCPUコアやネットワーク機能などを組み合わせた、AMDのアダプティブシステムオンチップ（SoC）ファミリーです。通信、航空宇宙・防衛、試験・測定、プロ向け映像機器など、要求の厳しい組込みアプリケーションで使用されます。新しいMoPモデルは、このプラットフォームにLPDDR5Xメモリを統合したものです。既存のプログラマブルロジックアーキテクチャや、AMDの「Vivado」および「Vitis」開発ツールをそのまま使用できるため、既存の顧客は設計やワークフローを変更することなく移行できます。

●AMDのMoPチップはいつ入手可能になりますか？

AMDによると、Versal Premium Gen 2 MoPデバイスは2026年末までにパートナー向けのサンプル出荷を開始し、2027年後半に量産出荷を開始する予定です。なお、開発者はすぐに作業を開始できます。標準版のVersal Premium Gen 2デバイスはすでに提供されているため、開発チームはまず標準版で開発を始め、後からMoP版へ移行することが可能です。ただし、他の製品ロードマップと同様に、サンプル出荷や量産時期は目標であり、変更される可能性があります。

元記事: AMD Puts DRAM in the Chip Package to Save Board Space and Dodge the HBM Crunch