SKハイニックス、XCENA「MX1」採用のCXL Hybrid Memoryを披露 AI推論のメモリ共有を実演
2026年10月20日 13:32
SKハイニックス（SK hynix）は、XCENAのCXL計算メモリチップ「MX1」を採用した「CXL Hybrid Memory」をOCP Global Summit 2026で披露した。XCENAは、複数のAI推論サーバーによるKVキャッシュ共有と、メモリの近くで実行するベクトル検索を実演した。
会場は米カリフォルニア州サンノゼのサンノゼ・マッケナリー・コンベンションセンターで、開催期間は2026年10月12～15日だった。XCENAはSamsung Electronicsともエージェント型AI向けのメモリ構成について共同発表し、メモリ容量の拡張とデータ移動の削減を軸に協業を進めている。
■KVキャッシュ共有とRAG検索を実演
XCENAが示した最初のデモは、複数のAI推論サーバーがCXLメモリプール上のKVキャッシュを共有する構成だ。KVキャッシュは、言語モデルが過去のトークンについて計算したキーとバリューを保存し、後続のトークン生成で再利用する仕組みである。
同社によると、共有プールを使うことで、サーバーごとに同じキャッシュを複製する構成に比べ、重複するコピーとサーバー間のデータ移動を減らせる。入力を処理する段階とトークンを生成する段階を別々のノードに担わせる構成でも、キャッシュを共有する発想が生きる。
2つ目は、検索拡張生成（RAG）に使うベクトル検索のデモだった。RAGは、外部の情報を検索し、その結果を言語モデルの回答生成に利用する手法である。ベクトル検索では、数値の列で表した質問と文書などを照合し、関連する情報を探す。
MX1は、保存されたデータの近くに演算機能を置くニアデータ処理（NDP）によって、検索処理をデバイス側で実行する。大きな検索対象をホストCPUへ繰り返し転送する負担を抑え、必要な結果を取り出す狙いだ。共有による重複削減と、処理の移動による転送削減が、2つのデモに共通する設計思想となっている。
■DDR5、SSD、演算機能をまとめたMX1
XCENAはMX1を、業界初のCXL 3.2対応計算メモリとして位置付けている。CXL Type 3デバイスとして接続先のメモリをホストに公開し、CPUは通常のメモリアクセスに使うロード／ストア命令で読み書きできる。容量の拡張に加えて、デバイス側でデータ処理を実行できる点が特徴だ。
公式仕様では、ホスト接続にPCIe 6.0のデュアルx8インターフェースを備え、4つのDDR5メモリチャネルで最大2TBに対応する。最大容量の構成は、各チャネルに256GB DIMMを2枚搭載するものだ。複数の接続経路を持たせる設計は、メモリをどのホストへ接続し、共有するかというシステム構成にも関わる。
Hot Chips 2026で紹介された構成には、FP32とFP16に対応するベクトル演算機能と、3,072個のRISC-Vコアがある。32コアずつの96クラスタに分かれ、各クラスタがL2キャッシュと、アドレス変換情報を保持するTLBを共有する。LLVMベースの開発環境を通じ、C、C++、Rustで処理を記述できる。
一方、XCENAがFMS 2026向けに発表した量産製品群では、演算機能を備える「MX1 Compute」を2,048個のRISC-Vコア搭載と説明している。併せて発表した「MX1 Expand」は、DRAMスロットを8基備え、メモリ容量の拡張や既存DRAMの再利用を対象とする。導入時には、用途に応じた製品と構成を選ぶことになる。
専門メディアChips and Cheeseが紹介したHot Chipsの構成では、チップの消費電力は40W、DDR5 DIMMを4枚搭載したボード全体では90Wとされる。メモリ側の演算機能を評価する際には、処理速度だけでなく、転送に使う電力やホストCPUの負荷も検討項目となる。
■InfiniteMemoryでSSD容量をメモリとして利用
MX1は、NVMe SSDを接続する専用のPCIe 6.0ルートコンプレックスも備える。XCENAの「InfiniteMemory」は、このSSD容量をバイト単位でアドレス指定できるCXLメモリとしてホストへ公開する機能だ。DRAMとSSDを組み合わせ、メモリとして扱える容量を広げる。
InfiniteMemoryでは、頻繁にアクセスする64KB単位のページをDRAMにキャッシュする。Hot Chipsで紹介された方式は、チップ上に1,024エントリのマップキャッシュを持ち、SSD上のデータとDRAM内のページの対応を管理する。アクセス頻度に応じて、容量を担うSSDと高速なDRAMを使い分ける構成である。
XCENAの発表によると、SK hynixのCXL Hybrid Memoryも、MX1とInfiniteMemoryを使ったハイブリッド構成だ。両社は、DRAMだけのCXLメモリモジュールより大きな容量へ拡張しながら、SSDを使う構成の性能を高めることを目指している。XCENAは、従来のCMM-Dに対する容量拡張性と、SSDに対する性能上の利点を確認したとしている。
両社は現在、実際のAIサービス環境への適用を検証し、RDMAによる共有メモリの性能も共同で最適化している。SK hynixのブースでは、CXL Hybrid Memoryを使うRDMAベースの構成が展示された。DRAMとNANDを供給するメモリメーカーと、制御・演算を担うXCENAの技術を組み合わせる取り組みだ。
■Samsungと進めるエージェント型AIのメモリ設計
10月15日には、XCENAの最高製品責任者（CPO）Harry Kim氏が、Samsung ElectronicsのKyumin Park氏、Jinin So氏と共同発表した。題目は「Disaggregated CXL Memory Architecture for Agentic AI: Dynamic Pooling, Sharing, and PNM Offloading」で、動的なメモリプール、共有、メモリ近傍処理へのオフロードを扱った。
コンピュートからメモリを分離する構成では、処理装置とメモリ容量を別々に拡張・配分できる。長い文脈や状態を保持するエージェント型AIに対し、メモリを共有資源として管理し、データ量の多い処理をその近くで実行する発想だ。
Samsungは同じサミットで、CXLプーリングとSSDを組み合わせたKVキャッシュのオフロード、CXL-PNMの次の展開、メモリファブリックの管理についても発表した。メモリ容量、処理機能、管理ソフトウェアを一体として扱う議論が進んでいる。
両社の協業は8月25日のHot Chips 2026でも紹介されていた。SamsungとXCENAは、LiqidのCXL接続技術を使い、GPUサーバーとMX1を備えたメモリ資源を組み合わせるラック規模の試験システムを示した。単体チップの仕様から、共有メモリをAI処理に組み込むシステム設計へと検討を広げている。
■性能値の測定条件と競合製品
XCENAはHot Chips 2026で、圧縮、展開、Parquet形式のデコード、大小比較によるフィルター、LIKE検索によるフィルター、集計の6種類の処理を評価した。同社発表では、ホストCPUがCXL経由でデータを処理する構成に対し、MX1への処理移行でスループットが最大4.7倍、エネルギー効率が最大18.7倍となった。
同じCPUがローカルDDR5上のデータを処理する構成との比較では、スループットが最大2倍、エネルギー効率が最大6.2倍だった。比較対象のCPU処理は単一のNUMAノードに固定され、エネルギー効率はアイドル時からの増加電力に対する処理量で算出している。これらは、特定のデータ処理をメモリ側へ移した場合の測定値である。
競合するメモリ拡張製品には、Astera Labsの「Leo」シリーズや、Marvellが2026年10月12日に発表した「Structera X 3406／3506」がある。Marvellによると、後者は6つのメモリチャネルを備え、3406は最大9TBのDDR4、3506は最大6TBのDDR5に対応する。サンプル出荷は2027年第1四半期を予定している。
メモリ近傍で計算する製品もあり、Marvellの「Structera A 2504」は16個のArm Neoverse V2コアを搭載する。MX1との比較では、コア数に加え、実行する処理、メモリ帯域、ソフトウェアの使い方が重要になる。多数の小さなRISC-Vコアでデータ並列処理を担うMX1は、この領域で独自の構成を採用している。
Objective AnalysisのJim Handy氏は、Marvellの発表に寄せたコメントで、大容量と高帯域を生かせることがAIシステムでのCXL採用を後押ししていると説明した。TrendForceの2026年第2四半期の売上高ベースの調査では、SamsungとSK hynixはDRAM市場の1位と2位に位置する。両社との製品展示や共同発表は、XCENAがメモリ供給側との連携を深めていることを示す。
■オープンなソフトウェアと商用化への取り組み
XCENAは10月14日、Marvell、Samsung、SK hynix、Gottbrath Technologiesと、異種AIインフラ向けのオープンなミドルウェアについてパネル討論を行った。Harry Kim氏は同日、汎用的な並列プログラミングをNDPへ持ち込む方法についても発表した。
10月15日には、XCENAのDistinguished EngineerであるGrant Mackey氏が、Microsoft、Seagate、Metaの登壇者とOCPのComposable Memory Systems（CMS）サブプロジェクトの技術報告に参加した。議題は、AIと汎用計算で増大するメモリ容量・帯域への要求に対する開発状況と今後の取り組みだった。
今回のサミットは「Scaling Innovation for the AI Era」をテーマに掲げた。メモリの拡張・共有に加え、複数のメーカーのハードウェアをソフトウェアから扱う方法も議論された。MX1のように演算機能を持つメモリでは、アプリケーションから処理を呼び出し、実行を管理する仕組みが導入の鍵になる。
XCENAは2022年にMetisXとして設立され、その後に現在の社名へ変更した。創業チームはSamsung ElectronicsとSK hynixの出身者で構成される。SiliconANGLEの2026年5月29日付報道によると、シリーズBで1億3500万ドル（約213億円）を調達し、企業価値は5億7000万ドル（約901億円）となった。XCENAが公表する累計調達額は1億8500万ドル（約292億円）だ。
同社はFMS 2025で「Most Innovative Memory Technology」賞を受賞した。2026年8月4～6日のFMSではMX1の量産製品群を展示し、IntelブースでXeon 6を使ったKVキャッシュのオフロードを実演した。IntelのSenior Fellow兼Chief I/O ArchitectであるDebendra Das Sharma氏も、MX1によるCXLメモリ拡張がXeon 6上のメモリ集約型AI処理を支援できるとコメントしている。
XCENAは2026年末までの量産開始と、2027年の顧客向け売上発生を目標としている。TechCrunchの報道によると、量産はSamsungのファウンドリーで行う計画だ。CEOのJin Kim氏は今回の発表で、AIインフラの性能と効率を高めるには、計算能力とともにメモリの有効利用とデータ移動の削減が重要だと説明した。
元記事: SK Hynix Debuts CXL Computational Memory on XCENA MX1; Samsung Commits as Foundry