米インテル、High-NA EUVの累計処理が100万枚超―TSMCとASMLは12インチマスク移行を始動
2026年9月9日 14:45
Intel FoundryとASMLは9月8日、High-NA EUV露光装置で処理した300mmウエハーの累計が100万枚を超えたと発表した。累計には装置の認定・試験、研究開発、Intel 18A製品の一部を対象とした量産が含まれる。
一方、TSMCとASMLはHigh-NA EUV向け12インチフォトマスクへの移行を進める業界横断の協業構想を立ち上げた。2031年までのパイロットライン構築と、2033年までの先端ノード向け露光システムの対応を目標としている。
■Intelの累計処理が100万枚を突破
Intel FoundryとASMLは、カリフォルニア州モントレーで開催されたSPIE Photomask Technology + Extreme Ultraviolet Lithography会議に合わせ、High Numerical Aperture（High-NA、高開口数）EUV露光装置で処理した300mmウエハーが累計100万枚を超えたと発表した。
この数字には、装置の初期認定と試験、研究開発、量産工程で処理したウエハーが含まれる。完成した半導体製品の生産枚数や、Intelの月間生産能力を示す数字ではないものの、High-NA EUV装置を実際の製造環境で運用して得た経験の蓄積を示している。
Intel Foundryによると、オーバーレイ精度、スループット、装置の可用性は同社の想定を満たしている。また、Intel 18Aの一部レイヤーをHigh-NA EUVで形成した製品は、従来型の0.33 NA EUV装置で同等のレイヤーを形成した場合と比べ、同等以上の性能を示しているという。
Intelは2024年、ASMLの初の商用High-NA EUVシステムを導入した。その後、量産向けの第2世代装置「TWINSCAN EXE:5200B」の認定を進め、High-NA EUVを研究開発だけでなく実際の製品製造にも利用している。
■Panther Lakeの一部レイヤーに適用
High-NA EUVは、Intel 18Aで製造される「Intel Core Ultra Series 3」プロセッサの一部製品に利用されている。同製品の開発コード名は「Panther Lake」である。
適用対象はPanther Lakeの全製品、全レイヤーではなく、一部製品の特定レイヤーに限られる。該当レイヤーはHigh-NA EUV装置と、従来型EUV装置であるASMLのNXEプラットフォームの双方で製造できるよう認定されている。
ASMLは7月、Intel FoundryがHigh-NA EUVを使った初の量産ロジック製品を出荷したと発表していた。今回の100万枚という累計には、この量産工程で処理したウエハーのほか、装置の立ち上げや研究開発段階の処理分も含まれている。
Intelにとって、量産ラインでの運用は、装置設定、レジスト性能、オーバーレイ、欠陥管理、稼働率などに関するデータを蓄積する機会になる。こうした知見は、High-NA EUVを今後のプロセスへ広げる際の基盤となる。
■TSMCとASMLが12インチマスク構想を始動
ASMLとTSMCは9月7日、SPIE BACUS Conferenceの開催に先立ち、High-NA EUV向け12インチフォトマスクへの移行を進める業界横断の協業構想を立ち上げた。発表は9月8日に行われた。
両社は2031年までに12インチマスクのパイロットラインを構築し、2033年までに先端ノードでの生産に対応できる露光システムを整えることを目指す。High-NA EUVを導入する半導体メーカーや主要サプライヤーも、この取り組みへの参加に関心を示しているという。
TSMCの会長兼CEOであるC.C. Weiは共同発表で、複雑な問題に業界全体で取り組むことで、単独の企業では実現できない可能性を引き出せると述べた。
ASMLの社長兼CEOであるChristophe Fouquetは、High-NA EUVの導入は当初、現在の6インチマスクを使用して進み、その後12インチマスクによって支えられるようになるとの見通しを示した。
Intel Foundryも3年以上にわたり、ASML、マスクメーカー、自動化装置の供給企業、EDA企業、材料メーカー、半導体メーカーと連携し、6×12インチマスクに必要な標準やインフラの整備を推進してきた。
■High-NA EUVで生じる露光領域の制約
現在の一般的なEUV露光装置は、横方向と縦方向の双方で4分の1に縮小する光学系を使い、6インチのフォトマスクからウエハー上に最大約26×33mmの露光フィールドを形成する。
High-NA EUV装置は、2方向で異なる倍率を持つアナモルフィック光学系を採用している。現在の6インチマスクを使用した場合、ウエハー上の露光領域は約26×16.5mmとなり、従来型EUVの半分に縮小する。
この領域に収まらない大きなダイを形成する場合は、複数回の露光で得られた領域を精密につなぎ合わせる「ステッチング」が必要になる。
ステッチングでは複数回の露光と位置合わせが必要となるため、装置の処理能力に影響する。また、チップ設計の段階から継ぎ目の位置を考慮し、ロジックブロック、メモリーアレイ、配線などの配置を調整する必要がある。
継ぎ目で位置ずれが生じれば、回路パターンや配線の形成に影響し、歩留まりを低下させる可能性もある。このため、Intel Foundryは現在の6インチマスク内に設計を収める手法に加え、ステッチングに対応したプロセス設計キットを顧客向けに用意している。
■12インチマスクでステッチング制約を緩和
6×12インチのフォトマスクを使用できれば、High-NA EUVでも約26×33mmの露光フィールドを確保できる。ASMLとTSMCは、大型マスクへの移行によってスキャナーの生産性を高め、半導体の製造コストを抑えるとともに、ステッチングによる制約を取り除けると説明している。
一方、フォトマスクの大型化には露光装置だけでなく、マスクブランク、成膜装置、エッチング装置、検査・計測装置、ペリクル、マスク描画装置、洗浄装置、自動搬送設備など、幅広い製造インフラの対応が必要になる。
12インチマスク構想が業界横断の取り組みとして進められるのは、こうした供給網全体の仕様や装置を足並みをそろえて開発する必要があるためだ。2031年のパイロットラインと2033年のシステム対応という目標は、移行に必要な開発期間の長さも示している。
当面のHigh-NA EUV量産は、現在の6インチマスクを使って進む。半導体メーカーは、ダイをハーフフィールド内に収める設計と、ステッチングを利用する設計を用途に応じて選ぶことになる。
■TSMCは2030年から量産利用を計画
TSMCは、2030年から先端ノードの量産にASMLのHigh-NA EUV技術を利用する方針を示した。当初は現行の6インチマスクを使用する。
同社は技術ノードの進展に伴い、High-NA EUVを必要とするレイヤー数が増えると見込んでいる。特にAI向け半導体に用いられるトランジスタ構造の複雑化が、その需要を押し上げるとの見方を示している。
TSMCとASMLによる12インチマスク構想は、2030年に予定するHigh-NA EUVの量産導入とは別の時間軸で進められる。TSMCはまず6インチマスクでHigh-NA EUVを量産に利用し、その後、大型マスクに対応する業界基盤の構築を目指す。
TSMCの参加によって、12インチマスクへの移行はIntelが先行して提唱してきた構想から、複数の大手半導体メーカーと供給企業が関わる業界横断の課題へと発展した。
■100万枚が示すものと今後の焦点
Intelの100万枚という累計は、High-NA EUVによる完成品の生産数量を表すものではない。しかし、装置の設置・認定から研究開発、製品の一部レイヤーを対象とした量産まで、異なる段階で処理されたウエハーの合計として、運用経験が一定の規模に達したことを示す。
ASMLのEXE:5200Bは、1平方センチメートル当たり50ミリジュールの露光条件で毎時175枚以上の処理能力を持つ量産向けHigh-NA EUV装置である。従来のEXE:5000と比べて生産性とオーバーレイ性能が改善され、サブ2nm世代のロジック半導体や先端DRAMの量産を想定して設計されている。
High-NA EUVの経済性は、装置単体の処理能力だけでは決まらない。従来型EUVで必要となる複数回のパターニング工程をどこまで削減できるか、ステッチングを必要とする製品で十分な歩留まりを確保できるか、装置の稼働率を安定させられるかといった要素が関係する。
Intelは現在の6インチマスクを使った量産と、将来の6×12インチマスクへの移行準備を並行して進める。TSMCも2030年から6インチマスクでHigh-NA EUVを導入し、業界各社と2030年代の大型マスク対応を目指す。
今後の焦点は、100万枚のうち量産工程が占める割合、High-NA EUVを適用する製品とレイヤーの拡大、量産時の歩留まりや稼働率、そして12インチマスクに対応する装置・材料・検査基盤の整備である。
元記事: Intel Processes More High-NA EUV Wafers Than All Chipmakers Combined: TSMC Joins