TSMC・サムスン・インテルが12インチ・フォトマスクを推進―High-NA EUVの大型チップ生産を効率化へ
2026年9月9日 11:10
TSMCとASMLは、High-NA EUV露光装置向けのフォトマスクを、長年使われてきた6インチ角から6インチ×12インチの大型形式へ移行する業界構想を発表した。Samsung Electronicsも参加を表明し、Intel Foundryは3年以上にわたり大型マスクに必要な規格やインフラの整備を推進してきたことを明らかにした。
構想では、2031年までに12インチ・マスクのパイロットラインを構築し、2033年までに先端ノードの生産に向けて露光システム全体を対応させることを目指す。現時点では開発計画の段階であり、マスクの製造、検査、搬送などを担うサプライチェーン全体の対応が必要となる。
■High-NA EUVで半分になる露光フィールド
フォトマスクは、リソグラフィー装置が回路パターンをシリコンウエハーへ転写する際に使う精密な原版で、レチクルとも呼ばれる。マスク上に形成された回路パターンを縮小投影し、ウエハー上に層ごとのパターンを形成する。
半導体業界では数十年にわたり、6インチ角のフォトマスクが標準的に使われてきた。従来のEUVやDUV露光装置は、マスク上のパターンを2方向とも4分の1に縮小し、ウエハー上に約26mm×33mmの露光フィールドを形成する。
ASMLのEXEシリーズをはじめとするHigh-NA EUV露光装置は、数値開口を従来EUVの0.33から0.55へ高めることで、より微細なパターンの形成を可能にする。一方、光学系には、2方向で異なる縮小率を用いるアナモルフィック光学系が採用されている。
この方式では、一方の方向を4分の1、もう一方を8分の1に縮小する。従来と同じ6インチ角のマスクを使った場合、ウエハー上の露光フィールドは約26mm×16.5mmとなり、従来EUVの約半分の面積になる。
このハーフフィールドはHigh-NA EUVの光学設計に伴うものであり、ソフトウェアの更新だけで従来と同じ露光面積に戻すことはできない。小型のダイであればハーフフィールド内に収められるが、大型のプロセッサやAIアクセラレーターでは、1回の露光でダイ全体を形成できない場合がある。
■ステッチングによる処理能力への影響
大型ダイを6インチ・マスクで形成する場合、回路を複数の露光フィールドに分けて転写し、境界部分を高い精度でつなぐステッチングが必要になる。
Intelが示した情報を基にした報道によると、ASMLのEXE:5200Bでは、通常条件で毎時175枚とされるウエハー処理能力が、ステッチングを利用する場合には毎時約125枚となる。単純計算では約29％の低下に当たるが、実際の処理能力は露光条件や工程構成によって変わる。
ステッチングを採用する設計では、回路のフロアプランに接合境界を組み込み、境界をまたぐ配線などを考慮する必要がある。露光時には複数フィールド間の位置合わせも必要となるため、設計ルールやプロセス制御が複雑になる。
6インチ×12インチの長方形マスクは、8分の1に縮小される方向のマスク寸法を2倍にすることで、ウエハー上に約26mm×33mmのフルフィールドを形成できるようにする構想である。大型ダイを単一の露光フィールド内に収められれば、ステッチングに伴う追加の露光や設計上の制約を減らせる。
TSMCとASMLは、大型マスクによってスキャナーの生産性向上、製造コストの低減、ステッチング制約の解消が期待できるとしている。Samsungも、12インチ・マスクがHigh-NA EUVの生産性を高め、将来の先端チップのコスト効率改善につながるとの見方を示した。
■各社で異なるHigh-NA EUVの導入時期
TSMCとASMLは9月7日、米カリフォルニア州モントレーで開かれたSPIEのフォトマスク・EUV関連会議に先立ち、大型フォトマスクへの移行を進める共同構想を立ち上げ、9月8日に発表した。
ASMLのChristophe Fouquet CEOは、High-NA EUVの採用はデバイスの微細化ロードマップに沿って段階的に進み、当初は現在の6インチ・マスクを使い、その後12インチ・マスクによってスキャナーの生産性を高めていくとの見通しを示した。
TSMCのC.C. Wei会長兼CEOは、複雑な課題を解決するには、単独企業ではなく業界のバリューチェーン全体から専門知識を集める必要があるとの考えを表明した。
TSMCは、2030年から先端ノードの量産にHigh-NA EUVを使用する計画である。技術世代が進むにつれ、AI用途に必要なトランジスタ構造の複雑化などを背景に、High-NA EUVを使う層が増えると見込んでいる。
Samsungは、12インチ・フォトマスク技術を進める業界構想への参加を表明し、メモリーとファウンドリーの双方で蓄積した製造経験を生かして、必要なマスク技術と支援インフラの開発に取り組む。
同社は、2028年までに将来のDRAM量産へHigh-NA EUVを導入する計画も示した。12インチ・マスクのパイロットラインは2031年が目標であるため、初期のHigh-NA EUV量産では現行の6インチ・マスクを使用することになる。
Intel Foundryは、装置の認定・試験、研究開発、量産を合わせ、High-NA EUV装置で累計100万枚を超えるウエハーを処理したと発表した。この中には、Intel 18Aで製造する一部のCore Ultra Series 3プロセッサの特定層にHigh-NA EUVを使った量産分も含まれる。
Intelはまた、ASML、マスクメーカー、自動化機器メーカー、EDA企業、材料メーカー、半導体メーカーと協力し、3年以上にわたって大型マスクに必要な規格、インフラ、技術の整備を推進してきたとしている。当面は6インチ・マスクを使い、ダイをハーフフィールド内に収める設計とステッチングの双方を提供しながら、6インチ×12インチ形式への移行を進める。
なお、Intelが公表した100万枚超という数字は、量産製品だけでなく、初期の装置認定や試験、研究開発で処理したウエハーも含む累計値である。
■マスク製造サプライチェーン全体の対応が必要
フォトマスクの大型化は、露光装置だけで完結する変更ではない。現在のマスク製造・運用インフラは6インチ角の形式を前提としており、大型の長方形マスクへ移行するには、関連する装置や材料の幅広い対応が求められる。
対象となるのは、マスクブランク用基板、電子ビーム描画装置、エッチング装置、欠陥検査装置、オーバーレイ計測装置、ペリクル、搬送ロボット、保管設備などである。マスクの寸法が変われば、製造装置の処理範囲だけでなく、基板の平坦度や欠陥管理、搬送時の安定性などについても新たな仕様が必要になる。
ペリクルは、フォトマスクを粒子汚染から保護する薄膜である。大型マスクへの対応に加え、EUV露光時の熱や光源出力に耐えながら、露光性能への影響を抑えることが求められる。
2031年のパイロットラインは、大型マスクを製造するだけでなく、こうした装置、材料、検査、搬送を組み合わせた一連の工程を検証する基盤となる。さらに、各半導体メーカーのプロセスで利用するには、品質仕様の策定、試験、認定が必要となる。
■2033年の量産対応に向けて残る課題
12インチ・フォトマスク構想は、業界各社が大型マスクという共通の方向性を示した段階にある。新形式の量産利用に向けては、基板の平坦度、許容する欠陥密度、ペリクルの耐久性、露光フィールド全体の位置合わせ性能などについて仕様を定め、対応装置を実用化しなければならない。
各社のHigh-NA EUV導入時期も同一ではない。Samsungは2028年までのDRAM量産導入を計画し、TSMCは2030年から先端ノードの量産に使用する方針を示している。Intelはすでに一部製品の特定層でHigh-NA EUVを利用している。
12インチ・マスクのパイロットラインは2031年、先端ノードの生産に向けた露光システム全体の対応は2033年が目標である。それまでは、6インチ・マスクのハーフフィールドに収まる設計や、必要に応じたステッチングがHigh-NA EUVの利用を支える。
今回の一連の発表の意義は、TSMC、Samsung、IntelとASMLが、High-NA EUVの将来に向けて大型フォトマスクを共通の技術的方向として明確にしたことにある。今後は、マスクメーカー、装置メーカー、材料メーカー、EDA企業を含むサプライチェーンが、2031年と2033年の目標に向けて規格と製造基盤を整えられるかが焦点となる。
元記事: TSMC, Samsung, and Intel Back 12-Inch Photomask Standard to End 30% High-NA EUV Throughput Loss