Nuvacore、CPUコアの基盤設計をISA選定前に進める「Core First」を公表

AI向けCPU開発を手掛ける米Nuvacoreは、開発中の汎用CPU「WarpCore」について、命令セットアーキテクチャー（ISA）を選ぶ前に、CPUコアの基盤技術の相当部分を開発する「Core First」方針を公表した。対象はAIインフラとデータセンターで、採用するISAや製品化の時期は明らかにしていない。

■コアの基盤設計を先行

Nuvacoreの説明では、従来のCPU開発で早期に決めることが多いISAの選択を保留し、まずコアの性能と電力効率に関わる設計を進める。その後、自社や提携先が構築するシステムに適したISAを選ぶという。同社を率いるのはGerard Williams III、John Bruno、Ram Srinivasanで、Sequoia Capitalも投資先として同社を掲載している。

ISAは、ソフトウェアから見た命令やレジスターなどの取り決めであり、マイクロアーキテクチャーは、それを回路でどう実装するかという設計だ。高性能CPUでは、命令を内部の操作に変換してから実行する方式が使われる。この構造を踏まえ、NuvacoreはISAの選定に先立って、コアの基盤技術を開発する方針だ。

一方、ISAの違いは命令の解読に加え、レジスターの扱いやメモリーの順序規則、ソフトウェアとの互換性にも関わる。最終的な実装では、選んだISAに合わせてコア全体の設計を調整する必要がある。Nuvacoreは現時点で、WarpCoreの製造プロセス、コア数、動作周波数、消費電力、投入時期を公表していない。

■過去の開発例とデュアルISAの設計

AMDは2014年、x86とArmの双方を扱う開発方針を発表した。ピン互換の製品群を目指す「Project SkyBridge」と、Jim Kellerが率いるチームによるArm向けCPUコア「K12」を計画に含めていた。これらはNuvacoreのCore Firstと開発方針が異なり、製品化にも至っていない。

IBMは2026年8月、将来のIBM ZおよびLinuxONE向けに、IBMとArmの命令を同一コアで実行できるよう設計した次世代プロセッサーを発表した。IBMの公表値では、2ナノメートルの製造技術を採用し、5.7GHz超で動作する高性能コアを11個備える設計だ。IBMは両方のISAを採用して開発しており、ISAの選択を後回しにするNuvacoreとは取り組み方が異なる。

IBMの発表は、一つのコアで異なるISAに対応する設計例として興味深い。Nuvacoreの方針の評価には、WarpCoreがどのISAを採用し、完成した製品でどのような性能と電力効率を示すかが重要になる。

■データセンター市場で問われる選択

データセンター向けには、x86のAMD EPYCやIntel Xeonのほか、Armを採用するNVIDIA Grace、Amazon Graviton、Google Axionなどがある。SiFiveも2026年8月、RISC-Vを使う2Uラック搭載型の開発サーバー「BigSky SF-2U870」を発表した。SiFiveによると、同機はソフトウェアの移植や負荷試験、システム検証を目的とする。

IDCの2026年第1四半期の集計を基にTom’s Hardwareが報じたところでは、世界のサーバー売上高に占めるx86機の割合は約52％で、Arm搭載機は45％超と推計された。また同媒体は、Mercury Researchの分析として、AMDのEPYCとIntelのXeon SPの2025年の出荷数を合計約2000万個と伝えている。これらは売上高とCPUの出荷個数という異なる指標である。

Nuvacoreの経営陣のうちWilliamsとBrunoは、Qualcommが2021年に買収したNUVIAの共同創業者でもある。Qualcommによると買収額は運転資本などの調整前で14億ドル（約2198億円、1ドル＝157円換算）で、同社はその後、NUVIAの技術を基にした「Qualcomm Oryon」CPUをSnapdragon X Eliteに採用した。WarpCoreについては、選定するISAに加え、顧客への提供形態も今後の発表を待つ段階にある。

元記事: Nuvacore Reveals WarpCore Built Without Instruction Set: Decoders Are CPU’s Only ISA-Specific Block